| 課程與核心能力關聯配比(%) |
課程目標之教學方法與評量方法 |
| 課程目標 |
核心能力 |
配比(%) |
教學方法 |
評量方法 |
1. 對可邏輯合成 Verilog HDL 硬體描述語言及 FPGA 架構有基本至進階的瞭解。
2. 瞭解使用 FPGA 的數位電路設計及應用技術。
3. 學習 FPGA 相關的電腦輔助軟體設計工具(EDA)。
|
|
|
|
|
| 授課內容(單元名稱與內容、習作/每週授課、考試進度-共18週) |
| 週次 |
授課內容 |
| 第1週 |
Part 1 <課堂課:>
第1週. 標準元件電路設計與邏輯合成(Logic Synthesis)概論
第2週. 可邏輯合成(Synthesizable) Verilog硬體描述語言設計
第3週. Xilinx FPGA 架構與設計流程簡介
第4週. EGO-XA7 Plus FPGA 實習平台簡介
Part 2 <實習課:>
第5週. Xilinx Vivado 電腦輔助軟體設計工具與初階實習
第6週. 初階實習: LED 顯示控制與振盪器 (1)
第7週. 初階實習: LED 顯示控制與振盪器 (2)
第8週. 中階實習: 7段顯示器控制與振盪器 (1)
第9週. Middle term exam
第10週. 中階實習: 7段顯示器控制與振盪器 (2)
第11週. 中階實習: 鍵盤輸入與8x8 LED模組顯示控制 (1)
第12週. 中階實習: 鍵盤輸入與8x8 LED模組顯示控制 (2)
第13週. 進階實習: LCD 顯示控制
第14週. 進階實習: VGA 顯示控制 (1)
第15週. 進階實習: VGA 顯示控制 (2)
第16週. 期末專題 (IC設計競賽-大學部FPGA組等級題目)
第17週. 期末專題 (IC設計競賽-大學部FPGA組等級題目)
第18週. Final exam
|
| 第2週 |
|
| 第3週 |
|
| 第4週 |
|
| 第5週 |
|
| 第6週 |
|
| 第7週 |
|
| 第8週 |
|
| 第9週 |
|
| 第10週 |
|
| 第11週 |
|
| 第12週 |
|
| 第13週 |
|
| 第14週 |
|
| 第15週 |
|
| 第16週 |
|
| 第17週 |
|
| 第18週 |
|
|
| 學習評量方式 |
(1)期中與期末考試: 佔學期總成績 40%
(2)實習成績及期末專題實作 : 佔學期總成績50%
(3)隨堂作業/出席狀況: 佔學期總成績 10%
|
| 教科書＆參考書目(書名、作者、書局、代理商、說明) |
[1] 國家實驗研究院-晶片設計中心 MorFPGA 平台實驗教材.
[2] Xilinx 公司官方網站( http://www.xilinx.com).
[3] Samir Palnitkar, “Verilog HDL: A Guide to Digital Design and Synthesis”, Prentice Hall, Second Edition, 2003.
|
| 課程教材（教師個人網址請列在本校內之網址） |
NCHU iLearning 3.0
https://lms2020.nchu.edu.tw/ |
| 課程輔導時間 |
| 星期四下午1:00 ~ 3:00 |
| 聯合國全球永續發展目標 |
|
|