國立中興大學教學大綱

課程名稱	(中) 數位矽智產設計導論(6804)
	(Eng.) Introduction to Digital Intellectual Property
開課單位	電機系
課程類別	選修			學分	3	授課教師	范志鵬
選課單位	電系統產 / 產專班			授課使用語言	中文	英文/EMI		開課學期	1141
課程簡述	本課程將同時學習數位核心模組電路設計以及矽智產化的過程，主題包括 1. 矽智產設計簡介 2. 矽智產著作/硬體描述語言(Verilog HDL)可邏輯合成語法 3. DIP 合成及驗證 4. 矽智產測試 5. FPGA 雛形製作 6. 矽智產產出項目
先修課程名稱								課程含自主學習	Y

課程與核心能力關聯配比(%)			課程目標之教學方法與評量方法
課程目標	核心能力	配比(%)	教學方法	評量方法
學生在本門課將會同時學習到數位核心模組電路設計以及如何將該設計轉換成為矽智產。主要內容包括了矽智產觀念、設計流程、可邏輯合成語法、合成、測試以及產出/reuse等。			網路/遠距教學 講授 習作 專題探討/製作	實作 測驗 作業 出席狀況
授課內容(單元名稱與內容、習作/每週授課、考試進度-共16週加自主學習)
週次 授課內容 第1週 課程大綱: 1. Verilog HDL coding guidelines/Synthesizable coding style 2. DIP Design Flow 3. DIP Synthesis 4. DIP Authoring/Testing 5. DIP Design with FPGA 6. Advanced Topics for DIP Design 第2週 第3週 第4週 第5週 第6週 第7週 第8週 第9週 第10週 第11週 第12週 第13週 第14週 第15週 第16週 自主學習 內容
學習評量方式
- 作業及期末專題實作 : 40% - 考試 : 50% ; 期中考(close-book), 期末考(open-book) - 出席狀況 : 10%
教科書＆參考書目(書名、作者、書局、代理商、說明)
1. 教育部顧問室 「超大型積體電路與系統設計」教育改進計畫 DIP聯盟 教材. 2. S. Palnitkar, “Verilog HDL: A Guide to Digital Design and Synthesis”, Second Edition, Prentice Hall. 3. Michael D. Ciletti, “Advanced Digital Design with the Verilog HDL”, Prentice Hall. 4. http://www.xilinx.com 5. 其它數位電路設計/Verilog HDL 技術資料-網頁版 ( ~ 2021)
課程教材（教師個人網址請列在本校內之網址）
課程教材請至校內 iLearning 3.0 網站下載
課程輔導時間
請另約時間討論
聯合國全球永續發展目標(連結網址)
09.工業、創新基礎建設 提供體驗課程：N

請尊重智慧財產權及性別平等意識，不得非法影印他人著作。
更新日期 西元年/月/日：無	列印日期 西元年/月/日：2025 / 7 / 04
MyTB教科書訂購平台：http://www.mytb.com.tw/