NCHU Course Outline |
Course Name | (中) 數位矽智產設計導論(6804) | ||||||||
(Eng.) Introduction to Digital Intellectual Property | |||||||||
Offering Dept | Department of Electrical Engineering | ||||||||
Course Type | Elective | Credits | 3 | Teacher | FAN, CHIH-PENG | ||||
Department | Industrial Technology Master Program in Electronic Systems / (R)Graduate | Language | Chinese | 英文/EMI | Semester | 2025-FALL | |||
Course Description | 本課程將同時學習數位核心模組電路設計以及矽智產化的過程,主題包括 1. 矽智產設計簡介 2. 矽智產著作/硬體描述語言(Verilog HDL)可邏輯合成語法 3. DIP 合成及驗證 4. 矽智產測試 5. FPGA 雛形製作 6. 矽智產產出項目 |
||||||||
Prerequisites | self-directed learning in the course | Y |
Relevance of Course Objectives and Core Learning Outcomes(%) | Teaching and Assessment Methods for Course Objectives | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
Course Objectives | Competency Indicators | Ratio(%) | Teaching Methods | Assessment Methods | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
學生在本門課將會同時學習到數位核心模組電路設計以及如何將該設計轉換成為矽智產。主要內容包括了矽智產觀念、設計流程、可邏輯合成語法、合成、測試以及產出/reuse等。 |
|
|
|
|
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
Course Content and Homework/Schedule/Tests Schedule | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
Evaluation | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
- 作業及期末專題實作 : 40% - 考試 : 50% ; 期中考(close-book), 期末考(open-book) - 出席狀況 : 10% |
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
Textbook & other References | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
1. 教育部顧問室 「超大型積體電路與系統設計」教育改進計畫 DIP聯盟 教材. 2. S. Palnitkar, “Verilog HDL: A Guide to Digital Design and Synthesis”, Second Edition, Prentice Hall. 3. Michael D. Ciletti, “Advanced Digital Design with the Verilog HDL”, Prentice Hall. 4. http://www.xilinx.com 5. 其它數位電路設計/Verilog HDL 技術資料-網頁版 ( ~ 2021) |
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
Teaching Aids & Teacher's Website | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
課程教材請至校內 iLearning 3.0 網站下載 | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
Office Hours | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
請另約時間討論 | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
Sustainable Development Goals, SDGs(Link URL) | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
Please respect the intellectual property rights and use the materials legally.Please respect gender equality. | |
Update Date, year/month/day:None | Printed Date, year/month/day:2025 / 7 / 06 |
The second-hand book website:http://www.myub.com.tw/ |