國立中興大學教學大綱

課程名稱	(中) 高等數位積體電路(6652)
	(Eng.) Advanced Digital Integrated Circuits
開課單位	資工系
課程類別	選修			學分	3	授課教師	張延任
選課單位	資工系 / 碩士班			授課使用語言	中文	英文/EMI		開課學期	1132
課程簡述	本課程是超大型積體電路(VLSI)的進階課程，在具備了積體電路設計的基礎知識之後，更深入的探討及理論分析在電晶體層次上(transistor-level)積體電路設計的效能、功耗及面積表現，進一步的使修課的研究生能學習到改善數位電路效能、功耗及面積的設計能力。
先修課程名稱								課程含自主學習	N

課程與核心能力關聯配比(%)			課程目標之教學方法與評量方法
課程目標	核心能力	配比(%)	教學方法	評量方法
本課程的目標主要教導資工系的學生從效能、功耗及面積的表現來重新檢視數位積體電路的設計，讓修課的研究生具備改善數位電路設計的能力，包括 1. 靜態電路(static-circuits)的設計與其效能及功耗的分析 2. 動態電路(dynamic-circuits)的設計與其效能及功耗的分析 3. 記憶體電路(memory)的設計與其效能及功耗的分析	1.具備資訊科學素養、資訊理論與數學分析之能力 2.具備分析、設計與實作資訊硬體系統之能力 7.具備資料蒐集、獨立思考、解決問題及研究創新之能力 8.尊重學術倫理並具備學術論文的簡報與撰寫能力	10 50 30 10	討論 習作 講授	作業 口頭報告 測驗
授課內容(單元名稱與內容、習作/每週授課、考試進度-共18週)
週次 授課內容 第1週 Chap-1. Issues in Digital Integrated Circuit Design 第2週 Chap-2. The Manufacturing Process 第3週 Chap-3. The Wire (1/2) 第4週 Chap-3. The Wire (2/2) 第5週 Chap-4. Designing Combinational Logic Gates in CMOS (1/2) 第6週 Chap-4. Designing Combinational Logic Gates in CMOS (2/2) 第7週 Chap-5. Designing Sequential Logic Circuits (1/2) 第8週 Midterm Exam. 第9週 Chap-5. Designing Sequential Logic Circuits (2/2) 第10週 Chap-6. Implementation Strategies for Digital ICs 第11週 Chap-7. Coping with Interconnect 第12週 Chap-8. Timing Issues in Digital Circuits (1/2) 第13週 Chap-8. Timing Issues in Digital Circuits (2/2) 第14週 Chap-9. Designing Arithmetic Building Blocks 第15週 Chap-10. Designing Memory and Array Structures 第16週 Final Exam. 第17週 自主學習1: 閱覽產業相關多媒體資料 第18週 自主學習2: 參與專業學術演講
學習評量方式
期中: 25% 期末: 25% 作業&小考: 25% 報告: 25%
教科書＆參考書目(書名、作者、書局、代理商、說明)
Digital Integrated Circuits: A Design Perspective (2/E) Authors: Jan M. Rabaey et al.  Publisher: Prentice Hall
課程教材（教師個人網址請列在本校內之網址）
http://lpca.cs.nchu.edu.tw/courses/vlsi.html
課程輔導時間
(一) 13:00~17:00 (四) 10:00~12:00
聯合國全球永續發展目標(連結網址)
提供體驗課程：N

請尊重智慧財產權及性別平等意識，不得非法影印他人著作。
更新日期 西元年/月/日：無	列印日期 西元年/月/日：2025 / 3 / 13
MyTB教科書訂購平台：http://www.mytb.com.tw/